關(guān)于實(shí)訓(xùn)心得體會(huì)范文
時(shí)光飛逝，轉(zhuǎn)眼間，為期一周的實(shí)訓(xùn)漸漸地步入尾聲。通過本次設(shè)計(jì)，學(xué)習(xí)了FPGA的知識(shí)，對(duì)FPGA的應(yīng)用有了一定的認(rèn)識(shí)。在學(xué)習(xí)了Verilong語言的基礎(chǔ)上，能夠運(yùn)用verilong語言進(jìn)行基礎(chǔ)的電路設(shè)計(jì)；運(yùn)用自頂向下的設(shè)計(jì)思想,對(duì)電子鐘各個(gè)功能模塊進(jìn)行分解設(shè)計(jì)；進(jìn)行仿真驗(yàn)證了整個(gè)模塊功能的正確性；將各個(gè)模塊連接，組成一個(gè)系統(tǒng)，并在不斷調(diào)試中發(fā)現(xiàn)問題，并及時(shí)解決。在實(shí)驗(yàn)板上形成計(jì)時(shí)器的完整作品。
實(shí)訓(xùn)第一天，本次實(shí)訓(xùn)的指導(dǎo)老師詳細(xì)的給我們介紹了實(shí)訓(xùn)的整個(gè)流程，重點(diǎn)講解了設(shè)計(jì)要求和設(shè)計(jì)模塊兩大部分。我們?cè)O(shè)計(jì)整個(gè)電路包括三大部分：分頻、計(jì)時(shí)、顯示。基于FPGA的電子鐘應(yīng)該能夠正確顯示時(shí)鐘、分鐘、秒鐘。分頻模塊是對(duì)50MHZ的系統(tǒng)時(shí)鐘信號(hào)進(jìn)行分頻，得到頻率為1000Hz的信號(hào)，作為七段數(shù)碼的掃描頻率，在分頻為1Hz，作為秒脈沖輸入信號(hào)。計(jì)時(shí)部分包括時(shí)、分、秒的計(jì)時(shí)，分別類似于模12、模60、模60計(jì)數(shù)器。輸入變量：時(shí)鐘clk，直接清零reset。顯示部分采用動(dòng)態(tài)掃描方式，每隔1ms選擇一個(gè)數(shù)碼管顯示，由于掃描頻率較高，可以避免閃爍效果。此次設(shè)計(jì)模塊主要由分頻器、走時(shí)模塊和顯示模塊組成。完成以上設(shè)計(jì)，再用Modelsim對(duì)編寫的程序進(jìn)行仿真調(diào)試，仿真無誤，最后用Quartus II將設(shè)計(jì)的程序下載到紅芯開發(fā)板上進(jìn)行在線調(diào)試，正確顯示時(shí)分秒。
在此次實(shí)訓(xùn)的過程中我也有過挫折有不太清楚明了的地方，但是我并沒有氣餒，遇到困難我總是先自己尋找失敗的原因，仔細(xì)的檢查分析，請(qǐng)教同學(xué)、請(qǐng)教老師。在這一過程中我對(duì)FPGA的掌握有了更進(jìn)一步的見解，我和我的組員們分工合作，各自完成自己的模塊，大家相互學(xué)習(xí)，相互提高。我相信以后在學(xué)習(xí)上多加強(qiáng)這方面知識(shí)，定能成為一個(gè)合格的編程技術(shù)員。
實(shí)訓(xùn)中，我學(xué)到了很多東西，首先我通過聽老師講述、查閱書本、網(wǎng)絡(luò)等多種渠道學(xué)習(xí)了FPGA的知識(shí)。在學(xué)習(xí)的過程中，我既體會(huì)到了學(xué)習(xí)的樂趣，又提高了合作能力，還懂得了對(duì)于我們?cè)谧鍪逻^程中發(fā)現(xiàn)的問題要冷靜的思考，不要盲目的進(jìn)行。在這次設(shè)計(jì)過程中所得到的體會(huì)，在過去是沒有過的，在書本中是也是無法找到的。我以后將更努力的學(xué)習(xí)這方面的知識(shí)。
在學(xué)習(xí)FPGA的整個(gè)過程中，我建立起對(duì)FPGA學(xué)習(xí)的興趣，遇到困難時(shí)要勇于面對(duì)它，并想辦法解決。在整個(gè)電路設(shè)計(jì)中，我對(duì)寄分頻器、計(jì)數(shù)器、LED七段數(shù)碼管顯示器、Modelsim等設(shè)計(jì)模塊和軟件有了更進(jìn)一步的認(rèn)識(shí)和掌握，拓寬了自己的知識(shí)面，鍛煉了自己的動(dòng)手能力，增加實(shí)踐經(jīng)驗(yàn)。途經(jīng)困難參考成功者的經(jīng)驗(yàn)，拓寬自己的視野，通過與同學(xué)、老師的交流，使自己在短短一周的實(shí)訓(xùn)中受益匪淺。
通過一周的實(shí)訓(xùn)學(xué)習(xí)，我收獲頗多，我在不斷鉆研中了解了一些可編程邏輯器件的特點(diǎn)：FPGA提供了最高的邏輯密度、最豐富的特性和最高的性能。我了解到了它的基本使用方法，學(xué)會(huì)了練習(xí)導(dǎo)入或者編輯一些簡(jiǎn)單的程序，并能通過仿真軟件進(jìn)行仿真。同時(shí)我通過學(xué)習(xí)FPGA慢慢形成了硬件設(shè)計(jì)思想，雖然對(duì)于Verilog語言不是很懂，我相信我以后會(huì)慢慢熟悉的。對(duì)于我這個(gè)初學(xué)者，一定要多動(dòng)手，多練習(xí)，多仿真。總之，F(xiàn)PGA給我?guī)淼乃枷肷系奶嵘请y以言語的。我決心以后要好好學(xué)習(xí)。
最后，我想說的是：“我們收獲到很多珍貴的知識(shí)，而這與老師的辛勤是離不開的，看著圍在他身邊的那一圈圈的同學(xué)，他也總會(huì)耐心的為我們講解，直到我們聽懂為止。所以我要特別感謝我們的老師！老師，您辛苦了！”
【實(shí)訓(xùn)心得體會(huì)】相關(guān)文章：